XC7Z100-2FFG900I – Интегралды схемалар, ендірілген, чиптегі жүйе (SoC)

Негізгі SoC архитектурасы

Чиптегі жүйенің типтік архитектурасы келесі компоненттерден тұрады:
- Кем дегенде бір микроконтроллер (MCU) немесе микропроцессор (MPU) немесе цифрлық сигнал процессоры (DSP), бірақ бірнеше процессор өзегі болуы мүмкін.
- Жад бір немесе бірнеше ЖЖҚ, ROM, EEPROM және флэш-жад болуы мүмкін.
- Уақыттық импульстік сигналдарды қамтамасыз ету үшін осциллятор және фазалық блокталған контур схемасы.
- Есептегіштер мен таймерлерден тұратын перифериялық құрылғылар, қоректендіру схемалары.
- USB, FireWire, Ethernet, әмбебап асинхронды қабылдағыш және сериялық перифериялық интерфейстер сияқты қосылудың әртүрлі стандарттарына арналған интерфейстер.
- Цифрлық және аналогтық сигналдар арасында түрлендіруге арналған ADC/DAC.
- Кернеуді реттеу схемалары және кернеу реттегіштері.
SoC шектеулері

Қазіргі уақытта SoC коммуникациялық архитектурасының дизайны салыстырмалы түрде жетілген.Көптеген чип компаниялары чиптерді өндіру үшін SoC архитектурасын пайдаланады.Дегенмен, коммерциялық қолданбалар нұсқаулардың бірге болуы мен болжамдылығын жалғастыратындықтан, чипке біріктірілген ядролардың саны арта береді және шинаға негізделген SoC архитектуралары есептеулердің өсіп келе жатқан талаптарын қанағаттандыру қиындай түседі.Мұның негізгі көріністері болып табылады
1. нашар масштабтау.soC жүйесін жобалау аппараттық жүйедегі модульдерді анықтайтын жүйе талаптарын талдаудан басталады.Жүйе дұрыс жұмыс істеуі үшін чиптегі SoC-тағы әрбір физикалық модульдің орны салыстырмалы түрде бекітілген.Физикалық дизайн аяқталғаннан кейін қайта жобалау процесі тиімді болуы мүмкін модификациялар жасалуы керек.Екінші жағынан, шина архитектурасына негізделген SoC-тер шина архитектурасының тән арбитраждық байланыс механизміне байланысты оларға кеңейтілетін процессор ядроларының санымен шектелген, яғни бір уақытта тек бір жұп процессор өзегі ғана байланыса алады.
2. Эксклюзивті механизмге негізделген шиналық архитектурамен SoC жүйесіндегі әрбір функционалдық модуль шинаны басқарғаннан кейін ғана жүйедегі басқа модульдермен байланыса алады.Тұтастай алғанда, модуль байланыс үшін шиналық арбитраждық құқықтарды алған кезде, жүйедегі басқа модульдер автобус бос болғанша күтуі керек.
3. Бір сағатты синхрондау мәселесі.Шина құрылымы жаһандық синхрондауды қажет етеді, дегенмен процесс мүмкіндігінің өлшемі кішірейген сайын жұмыс жиілігі тез көтеріліп, кейінірек 10 ГГц жетеді, қосылымның кешігуінен болатын әсер соншалықты ауыр болады, жаһандық сағаттар ағашын жобалау мүмкін емес. , және үлкен сағаттық желі болғандықтан, оның қуат тұтынуы чиптің жалпы қуат тұтынуының көп бөлігін алады.