Жаңа түпнұсқа XC18V04VQG44C Spot қоры FPGA өрісі бағдарламаланатын қақпа массивінің логикалық IC чипінің біріктірілген схемалары

Өнім атрибуттары

Құжаттар және БАҚ

Экологиялық және экспорттық классификациялар

Қосымша ресурстар

Xilinx Memory – FPGA үшін конфигурациялау бағдарламасы

Xilinx жүйе ішіндегі бағдарламаланатын конфигурациялы PROM-лардың XC18V00 сериясын ұсынады (1-сурет).Осы 3,3 В тобына жататын құрылғылар Xilinx FPGA конфигурациясының бит ағындарын қайта бағдарламалау және сақтау үшін оңай, үнемді әдісті қамтамасыз ететін 4 мегабит, 2 мегабит, 1 мегабит және 512 килобит PROM қамтиды.

FPGA негізгі сериялық режимде болғанда, ол PROM жетектейтін конфигурация сағатын жасайды.CE және OE қосылғаннан кейін қысқа қатынау уақыты, деректер FPGA DIN істікшесіне қосылған PROM DATA (D0) істікшесінде қолжетімді болады.Жаңа деректер әрбір көтерілген сағат жиегінен кейін қысқа қол жеткізу уақытында қолжетімді болады.FPGA конфигурацияны аяқтау үшін тактілік импульстардың сәйкес санын жасайды.FPGA Slave Serial режимінде болғанда, PROM және FPGA сыртқы сағатпен жиіленеді.

FPGA Master Select MAP режимінде болғанда, FPGA PROM жетектейтін конфигурация сағатын жасайды.FPGA Slave Parallel немесе Slave Select MAP режимінде болғанда, сыртқы осциллятор PROM және FPGA жетектейтін конфигурация сағатын жасайды.CE және OE қосылғаннан кейін деректер PROM DATA (D0-D7) істікшелерінде қолжетімді болады.Жаңа деректер әрбір көтерілген сағат жиегінен кейін қысқа қол жеткізу уақытында қолжетімді болады.Деректер CCLK-тің келесі көтерілу жиегіндегі FPGA-ға сағатталған.Еркін жұмыс істейтін осцилляторды Slave Parallel немесе Slave Select MAP режимдерінде пайдалануға болады.

Келесі құрылғының CE кірісін басқару үшін CEO шығысын пайдалану арқылы бірнеше құрылғыларды каскадтауға болады.Осы тізбектегі барлық PROM құрылғыларының сағаттық кірістері мен DATA шығыстары өзара байланысты.Барлық құрылғылар үйлесімді және отбасының басқа мүшелерімен немесе XC17V00 бір реттік бағдарламаланатын сериялық PROM отбасымен каскадты болуы мүмкін.